上拉电阻下拉电阻的总结（一）
[font=宋体][font=宋体][size=10.5pt][size=6][color=red]上拉电阻下拉电阻的总结[/color][/size][/size][/font][/font][size=4]题记：本人在电路设计的实际应用中，曾数次被上拉下拉电阻绊倒，故印象极为深刻。如使用普通的放大集成电路TLE2071，比如用作射随电路，其正向输入端需接下拉电阻，否则在正向输入端口悬空状态下给芯片加电，会出现输出端有输出电压，略低于芯片供电电压，将不利于射随后的电路稳定性。[/size]
[size=4] 记得刚刚实习时制作信号发生电路，选了一片AD628的差分放大器，多次试验，首次加电，芯片工作正常，如果再加电，而且悬空输入端，就会出现有输出现象，一直以为芯片被烧毁（80美元一片啊，没少挨骂啊），后来才知道芯片根本就没有烧毁，原因是芯片供电接入电源作为信号输入，实际上电源充当了接地负载，在输入端，一旦断开连接，输入端悬空就没有接地负载（下拉电阻），芯片供电状态下就会出现没有输入信号，但有输出电压的怪异情况。[/size]
[font=宋体][font=宋体][size=10.5pt][size=6][color=#ff0000][/color][/size][/size][/font][/font]
[font=宋体][size=5]上拉电阻：[/size][/font]
[font=Times New Roman]1[/font][font=宋体]、当[/font][font=Times New Roman]TTL[/font][font=宋体]电路驱动[/font][font=Times New Roman]COMS[/font][font=宋体]电路时，如果[/font][font=Times New Roman]TTL[/font][font=宋体]电路输出的高电平低于[/font][font=Times New Roman]COMS[/font][font=宋体]电路的最低高电平（一般为[/font][font=Times New Roman]3.5V[/font][font=宋体]），这时就需要在[/font][font=Times New Roman]TTL[/font][font=宋体]的输出端接上拉电阻，以提高输出高电平的值。[/font]
[font=Times New Roman]2[/font][font=宋体]、[/font][font=Times New Roman]OC[/font][font=宋体]门电路必须加上拉电阻，才能使用。[/font]
[font=Times New Roman]3[/font][font=宋体]、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。[/font]
[font=Times New Roman]4[/font][font=宋体]、在[/font][font=Times New Roman]COMS[/font][font=宋体]芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。[/font]
[font=Times New Roman]5[/font][font=宋体]、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。[/font]
[font=Times New Roman]6[/font][font=宋体]、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。[/font]
[font=Times New Roman]7[/font][font=宋体]、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。[/font]
[font=宋体]上拉电阻阻值的选择原则包括[/font][font=Times New Roman]:
1[/font][font=宋体]、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。[/font]
[font=Times New Roman]2[/font][font=宋体]、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。[/font]
[font=Times New Roman]3[/font][font=宋体]、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑[/font]
[font=宋体]以上三点[/font][font=Times New Roman],[/font][font=宋体]通常在[/font][font=Times New Roman]1k[/font][font=宋体]到[/font][font=Times New Roman]10k[/font][font=宋体]之间选取。对下拉电阻也有类似道理[/font][font=Times New Roman] [/font]
[font=宋体]对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：[/font]
[font=Times New Roman]1[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。[/font]
[font=Times New Roman]2[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。[/font]
[font=Times New Roman]3[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。[/font]
[font=Times New Roman]4[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成[/font][font=Times New Roman]RC[/font][font=宋体]延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。[/font]
[font=宋体][size=5]下拉电阻的设定的原则和上拉电阻是一样的[/size][/font]
[font=Times New Roman]OC[/font][font=宋体]门输出高电平时是一个高阻态，其上拉电流要由上拉电阻来提供，设输入端每端口不大于[/font][font=Times New Roman]100uA,[/font][font=宋体]设输出口驱动电流约[/font][font=Times New Roman]500uA[/font][font=宋体]，标准工作电压是[/font][font=Times New Roman]5V[/font][font=宋体]，输入口的高低电平门限为[/font][font=Times New Roman]0.8V([/font][font=宋体]低于此值为低电平[/font][font=Times New Roman])[/font][font=宋体]；[/font][font=Times New Roman]2V([/font][font=宋体]高电平门限值[/font][font=Times New Roman])[/font][font=宋体]。[/font]
[font=宋体]选上拉电阻时：[/font]
[font=Times New Roman]500uA x 8.4K= 4.2[/font][font=宋体]即选大于[/font][font=Times New Roman]8.4K[/font][font=宋体]时输出端能下拉至[/font][font=Times New Roman]0.8V[/font][font=宋体]以下，此为最小阻值，再小就拉不下来了。如果输出口驱动电流较大，则阻值可减小，保证下拉时能低于[/font][font=Times New Roman]0.8V[/font][font=宋体]即可。[/font]
[font=宋体]当输出高电平时，忽略管子的漏电流，两输入口需[/font][font=Times New Roman]200uA
200uA x15K=3V[/font][font=宋体]即上拉电阻压降为[/font][font=Times New Roman]3V[/font][font=宋体]，输出口可达到[/font][font=Times New Roman]2V[/font][font=宋体]，此阻值为最大阻值，再大就拉不到[/font][font=Times New Roman]2V[/font][font=宋体]了。选[/font][font=Times New Roman]10K[/font][font=宋体]可用。[/font][font=Times New Roman]COMS[/font][font=宋体]门的可参考[/font][font=Times New Roman]74HC[/font][font=宋体]系列[/font]
[font=宋体]设计时管子的漏电流不可忽略，[/font][font=Times New Roman]IO[/font][font=宋体]口实际电流在不同电平下也是不同的，上述仅仅是原理，一句话概括为：输出高电平时要喂饱后面的输入口，输出低电平不要把输出口喂撑了（否则多余的电流喂给了级联的输入口，高于低电平门限值就不可靠了）[/font][font=Times New Roman] [/font]
[font=宋体]在数字电路中不用的输入脚都要接固定电平，通过[/font][font=Times New Roman]1k[/font][font=宋体]电阻接高电平或接地。[/font][font=Times New Roman] [/font] [font=Times New Roman]1[/font][font=宋体]、当[/font][font=Times New Roman]TTL[/font][font=宋体]电路驱动[/font][font=Times New Roman]COMS[/font][font=宋体]电路时，如果[/font][font=Times New Roman]TTL[/font][font=宋体]电路输出的高电平低于[/font][font=Times New Roman]COMS[/font][font=宋体]电路的最低高电平（一般为[/font][font=Times New Roman]3.5V[/font][font=宋体]），这时就需要在[/font][font=Times New Roman]TTL[/font][font=宋体]的输出端接上拉电阻，以提高输出高电平的值。[/font]
[font=宋体] [color=#ff0000]对于不同电平转换，驱动方式不一样[/color][/font]
[font=Times New Roman]2[/font][font=宋体]、[/font][font=Times New Roman]OC[/font][font=宋体]门电路必须加上拉电阻，才能使用。[/font]
[font=Times New Roman]3[/font][font=宋体]、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。[/font]
[font=宋体] [color=red] 有些MCU管脚是弱上拉，而要驱动电流比较大的设备时候需要驱动电路，简单上拉根本不解决问题[/color][/font]
[font=Times New Roman]4[/font][font=宋体]、在[/font][font=Times New Roman]COMS[/font][font=宋体]芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。[/font]
[font=宋体][color=red] 这个作用是保证一种稳定状态[/color][/font]
[font=Times New Roman]5[/font][font=宋体]、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。[/font]
[font=宋体][color=red] 确定一个稳定状态[/color][/font]
[font=Times New Roman]6[/font][font=宋体]、提高总线的抗电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。[/font]
[font=宋体] [color=red] 要从电源部分和布局入手[/color][/font]
[font=Times New Roman]7[/font][font=宋体]、长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。[/font]
[font=宋体] [color=red]匹配电阻取数值有讲究，不过这样匹配方式缺点增加系统的功耗[/color][/font]
[font=宋体]上拉电阻阻值的选择原则包括[/font][font=Times New Roman]:
1[/font][font=宋体]、从节约功耗及芯片的灌电流能力考虑应当足够大；电阻大，电流小。[/font]
[font=Times New Roman]2[/font][font=宋体]、从确保足够的驱动电流考虑应当足够小；电阻小，电流大。[/font]
[font=Times New Roman]3[/font][font=宋体]、对于高速电路，过大的上拉电阻可能边沿变平缓。综合考虑[/font]
[font=宋体]以上三点[/font][font=Times New Roman],[/font][font=宋体]通常在[/font][font=Times New Roman]1k[/font][font=宋体]到[/font][font=Times New Roman]10k[/font][font=宋体]之间选取。对下拉电阻也有类似道理[/font][font=Times New Roman] [/font]
[font=宋体]对上拉电阻和下拉电阻的选择应结合开关管特性和下级电路的输入特性进行设定，主要需要考虑以下几个因素：[/font]
[font=Times New Roman]1[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。[/font]
[font=Times New Roman]2[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]下级电路的驱动需求。同样以上拉电阻为例，当输出高电平时，开关管断开，上拉电阻应适当选择以能够向下级电路提供足够的电流。[/font]
[font=Times New Roman]3[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]高低电平的设定。不同电路的高低电平的门槛电平会有不同，电阻应适当设定以确保能输出正确的电平。以上拉电阻为例，当输出低电平时，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。[/font]
[font=Times New Roman]4[/font][font=宋体]．[/font][font=Times New Roman] [/font][font=宋体]频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会形成[/font][font=Times New Roman]RC[/font][font=宋体]延迟，电阻越大，延迟越大。上拉电阻的设定应考虑电路在这方面的需求。[/font]
页:
[1]
