硬件工程师面试必备（八）
接上[font=Times New Roman]17[/font][font=宋体]、半导体工艺中，掺杂有哪几种方式？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]18[/font][font=宋体]、描述[/font][font=Times New Roman]CMOS[/font][font=宋体]电路中闩锁效应产生的过程及最后的结果？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]19[/font][font=宋体]、解释[/font][font=Times New Roman]latch-up[/font][font=宋体]现象和[/font][font=Times New Roman]Antenna effect[/font][font=宋体]和其预防措施[/font][font=Times New Roman].[/font][font=宋体]（未知）[/font][font=Times New Roman] [/font]
[font=Times New Roman]20[/font][font=宋体]、什么叫[/font][font=Times New Roman]Latchup?[/font][font=宋体]（科广试题）[/font][font=Times New Roman] [/font]
[font=Times New Roman]21[/font][font=宋体]、什么叫窄沟效应[/font][font=Times New Roman]? [/font][font=宋体]（科广试题）[/font][font=Times New Roman] [/font]
[font=Times New Roman]22[/font][font=宋体]、什么是[/font][font=Times New Roman]NMOS[/font][font=宋体]、[/font][font=Times New Roman]PMOS[/font][font=宋体]、[/font][font=Times New Roman]CMOS[/font][font=宋体]？什么是增强型、耗尽型？什么是[/font][font=Times New Roman]PNP[/font][font=宋体]、[/font][font=Times New Roman]NPN[/font][font=宋体]？他们有什么差别？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]23[/font][font=宋体]、硅栅[/font][font=Times New Roman]COMS[/font][font=宋体]工艺中[/font][font=Times New Roman]N[/font][font=宋体]阱中做的是[/font][font=Times New Roman]P[/font][font=宋体]管还是[/font][font=Times New Roman]N[/font][font=宋体]管，[/font][font=Times New Roman]N[/font][font=宋体]阱的阱电位的连接有什么要求？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]24[/font][font=宋体]、画出[/font][font=Times New Roman]CMOS[/font][font=宋体]晶体管的[/font][font=Times New Roman]CROSS-OVER[/font][font=宋体]图（应该是纵剖面图），给出所有可能的传输特性和转移特性。（[/font][font=Times New Roman]Infineon[/font][font=宋体]笔试试题）[/font][font=Times New Roman] [/font]
[font=Times New Roman]25[/font][font=宋体]、以[/font][font=Times New Roman]interver[/font][font=宋体]为例[/font][font=Times New Roman],[/font][font=宋体]写出[/font][font=Times New Roman]N[/font][font=宋体]阱[/font][font=Times New Roman]CMOS[/font][font=宋体]的[/font][font=Times New Roman]process[/font][font=宋体]流程[/font][font=Times New Roman],[/font][font=宋体]并画出剖面图。（科广试题）[/font][font=Times New Roman] [/font]
[font=Times New Roman]26[/font][font=宋体]、[/font][font=Times New Roman]Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.[/font][font=宋体]（威盛笔试题[/font][font=Times New Roman]circuit design-beijing-03.11.09[/font][font=宋体]）[/font][font=Times New Roman] [/font]
[font=Times New Roman]27[/font][font=宋体]、说明[/font][font=Times New Roman]mos[/font][font=宋体]一半工作在什么区。（凹凸的题目和面试）[/font][font=Times New Roman] [/font]
[font=Times New Roman]28[/font][font=宋体]、画[/font][font=Times New Roman]p-bulk [/font][font=宋体]的[/font][font=Times New Roman]nmos[/font][font=宋体]截面图。（凹凸的题目和面试）[/font][font=Times New Roman] [/font]
[font=Times New Roman]29[/font][font=宋体]、写[/font][font=Times New Roman]schematic note[/font][font=宋体]（？），[/font][font=Times New Roman] [/font][font=宋体]越多越好。（凹凸的题目和面试）[/font][font=Times New Roman] [/font]
[font=Times New Roman]30[/font][font=宋体]、寄生效应在[/font][font=Times New Roman]ic[/font][font=宋体]设计中怎样加以克服和利用。（未知）[/font][font=Times New Roman] [/font]
[font=Times New Roman]31[/font][font=宋体]、太底层的[/font][font=Times New Roman]MOS[/font][font=宋体]管物理特[/font][font=Times New Roman]***[/font][font=宋体]觉一般不大会作为笔试面试题，因为全是微电子物理，公[/font][font=Times New Roman] [/font]
[font=宋体]式推导太罗索，除非面试出题的是个老学究。[/font][font=Times New Roman]IC[/font][font=宋体]设计的话需要熟悉的软件[/font][font=Times New Roman]: Cadence, [/font]
[font=Times New Roman]Synopsys, Avant[/font][font=宋体]，[/font][font=Times New Roman]UNIX[/font][font=宋体]当然也要大概会操作。[/font][font=Times New Roman] [/font]
[font=Times New Roman]32[/font][font=宋体]、[/font][font=Times New Roman]unix [/font][font=宋体]命令[/font][font=Times New Roman]cp -r, rm,uname[/font][font=宋体]。（扬智电子笔试）[/font]
页:
[1]
