硬件工程师面试必备（七）
[size=5][b][font=Times New Roman]IC[/font][/b][b][font=宋体]设计基础（流程、工艺、版图、器件）：[/font][/b][/size][font=Times New Roman] [/font][font=Times New Roman]1[/font][font=宋体]、我们公司的产品是集成电路，请描述一下你对集成电路的认识，列举一些与集成电路相关的内容（如讲清楚模拟、数字、双极型、[/font][font=Times New Roman]CMOS[/font][font=宋体]、[/font][font=Times New Roman]MCU[/font][font=宋体]、[/font][font=Times New Roman]RISC[/font][font=宋体]、[/font][font=Times New Roman]CISC[/font][font=宋体]、[/font][font=Times New Roman]DSP[/font][font=宋体]、[/font][font=Times New Roman]ASIC[/font][font=宋体]、[/font][font=Times New Roman]FPGA [/font]
[font=宋体]等的概念）。（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]2[/font][font=宋体]、[/font][font=Times New Roman]FPGA[/font][font=宋体]和[/font][font=Times New Roman]ASIC[/font][font=宋体]的概念，他们的区别。（未知）[/font][font=Times New Roman] [/font]
[font=宋体]答案：[/font][font=Times New Roman]FPGA[/font][font=宋体]是可编程[/font][font=Times New Roman]ASIC[/font][font=宋体]。[/font][font=Times New Roman] [/font]
[font=Times New Roman]ASIC:[/font][font=宋体]专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它[/font][font=Times New Roman]ASIC(Application Specific IC)[/font][font=宋体]相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点[/font][font=Times New Roman] [/font]
[font=Times New Roman]3[/font][font=宋体]、什么叫做[/font][font=Times New Roman]OTP[/font][font=宋体]片、掩膜片，两者的区别何在？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]4[/font][font=宋体]、你知道的集成电路设计的表达方式有哪几种？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]5[/font][font=宋体]、描述你对集成电路设计流程的认识。（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]6[/font][font=宋体]、简述[/font][font=Times New Roman]FPGA[/font][font=宋体]等可编程逻辑器件设计流程。（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]7[/font][font=宋体]、[/font][font=Times New Roman]IC[/font][font=宋体]设计前端到后端的流程和[/font][font=Times New Roman]eda[/font][font=宋体]工具。（未知）[/font][font=Times New Roman] [/font]
[font=Times New Roman]8[/font][font=宋体]、从[/font][font=Times New Roman]RTL synthesis[/font][font=宋体]到[/font][font=Times New Roman]tape out[/font][font=宋体]之间的设计[/font][font=Times New Roman]flow,[/font][font=宋体]并列出其中各步使用的[/font][font=Times New Roman]tool.[/font][font=宋体]（未知）[/font][font=Times New Roman] [/font]
[font=Times New Roman]9[/font][font=宋体]、[/font][font=Times New Roman]Asic[/font][font=宋体]的[/font][font=Times New Roman]design flow[/font][font=宋体]。（威盛[/font][font=Times New Roman]VIA 2003.11.06 [/font][font=宋体]上海笔试试题）[/font][font=Times New Roman] [/font]
[font=Times New Roman]10[/font][font=宋体]、写出[/font][font=Times New Roman]asic[/font][font=宋体]前期设计的流程和相应的工具。（威盛）[/font][font=Times New Roman] [/font]
[font=Times New Roman]11[/font][font=宋体]、集成电路前段设计流程，写出相关的工具。（扬智电子笔试）[/font]
[font=宋体]先介绍下[/font][font=Times New Roman]IC[/font][font=宋体]开发流程：[/font][font=Times New Roman] [/font]
[font=Times New Roman]1.[/font][font=宋体]）代码输入（[/font][font=Times New Roman]design input) [/font]
[font=宋体]用[/font][font=Times New Roman]vhdl[/font][font=宋体]或者是[/font][font=Times New Roman]verilog[/font][font=宋体]语言来完成器件的功能描述，生成[/font][font=Times New Roman]hdl[/font][font=宋体]代码[/font][font=Times New Roman] [/font]
[font=宋体]语言输入工具：[/font][font=Times New Roman]SUMMIT VISUALHDL [/font]
[font=Times New Roman] MENTOR RENIOR [/font]
[font=宋体]图形输入[/font][font=Times New Roman]: composer(cadence); [/font]
[font=Times New Roman] viewlogic (viewdraw) [/font]
[font=Times New Roman]2.[/font][font=宋体]）电路仿真（[/font][font=Times New Roman]circuit simulation) [/font]
[font=宋体]将[/font][font=Times New Roman]vhd[/font][font=宋体]代码进行先前逻辑仿真，验证功能描述是否正确[/font][font=Times New Roman] [/font]
[font=宋体]数字电路仿真工具：[/font][font=Times New Roman] [/font]
[font=Times New Roman] Verolog[/font][font=宋体]：[/font][font=Times New Roman] CADENCE Verolig-XL [/font]
[font=Times New Roman] SYNOPSYS VCS [/font]
[font=Times New Roman] MENTOR Modle-sim [/font]
[font=Times New Roman] VHDL : CADENCE NC-vhdl [/font]
[font=Times New Roman] SYNOPSYS VSS [/font]
[font=Times New Roman] MENTOR Modle-sim [/font]
[font=宋体]模拟电路仿真工具：[/font][font=Times New Roman]
***ANTI HSpice pspice[/font][font=宋体]，[/font][font=Times New Roman]spectre micro microwave: eesoft : hp [/font]
[font=Times New Roman]3.[/font][font=宋体]）逻辑综合（[/font][font=Times New Roman]synthesis tools) [/font]
[font=宋体]逻辑综合工具可以将设计思想[/font][font=Times New Roman]vhd[/font][font=宋体]代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（[/font][font=Times New Roman]gates delay[/font][font=宋体]）反标到生成的门级网表中[/font][font=Times New Roman],[/font][font=宋体]返回电路仿真阶段进行再[/font][font=Times New Roman] [/font][font=宋体]仿真。最终仿真结果生成的网表称为物理网表。[/font][font=Times New Roman] [/font]
[font=Times New Roman]12[/font][font=宋体]、请简述一下设计后端的整个流程？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]13[/font][font=宋体]、是否接触过自动布局布线？请说出一两种工具软件。自动布局布线需要哪些基本元素？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]14[/font][font=宋体]、描述你对集成电路工艺的认识。（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]15[/font][font=宋体]、列举几种集成电路典型工艺。工艺上常提到[/font][font=Times New Roman]0.25,0.18[/font][font=宋体]指的是什么？（仕兰微面试题目）[/font][font=Times New Roman] [/font]
[font=Times New Roman]16[/font][font=宋体]、请描述一下国内的工艺现状。（仕兰微面试题目）[/font][font=Times New Roman] [/font]
呵呵你真厉害
*** 作者被禁止或删除 内容自动屏蔽 ***页:
[1]
